Renesas Renasas Single-Chip Microcomputer SH7086 Uživatelský manuál Strana 25

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 308
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 24
7
Chapter 1 Overview
1.4 Flag Register (FLG)
Figure 1.4.1 Configuration of flag register (FLG)
IPL U I O B S Z D C
b15 b0
Carry flag
Debug flag
Zero flag
Sign flag
Register bank select flag
Overflow flag
Interrupt enable flag
Stack pointer select flag
Reserved area
Processor interrupt priority level
Reserved area
Flag register (FLG)
1.4.10 Bits 12-14: Processor interrupt priority level (IPL)
The processor interrupt priority level (IPL) consists of three bits, allowing you to specify eight processor
interrupt priority levels from level 0 to level 7. If a requested interrupts priority level is higher than the
processor interrupt priority level (IPL), this interrupt is enabled.
1.4.11 Bit 15: Reserved area
Zobrazit stránku 24
1 2 ... 20 21 22 23 24 25 26 27 28 29 30 ... 307 308

Komentáře k této Příručce

Žádné komentáře